存储器阵列的形成可以是一串或多串，德州仪器TI存储器阵列串形成顺序

CMOS制造制造电荷泵，读写和存储器寻址电路，存储器阵列的形成可以是一串或多串。德州仪器TI在64层单串制造顺序中，所有64层都会沉积，然后形成图案。在64层双串制造顺序中，先沉积32层并形成图案，然后沉积另外32层并形成图案。Interconnect——CMOS和存储器阵列是互连的，存储器阵列串形成顺序是，沉积氧化物和氮化物的交替层（Deposit alternating layers of oxide and nitride）。 这是栅极的最后一道工序，三星和东芝都在使用。英特尔沉积氧化物和多晶硅的交替层，应用沟道孔掩模，并向下蚀刻通过堆叠（The channel hole mask is applied and etched down through the stack）。 沟道孔填充氧化物—氮化物—氧化物（ONO）薄膜，然后再填充氧化物的多晶硅沟道。这种蚀刻非常具有挑战性，特别是对于氧化物/聚合物而言，这就是为什么英特尔比三星或东芝更早地进行串堆叠（string stacking）。应用厚的光刻胶，并使用阶梯式掩模形成图案（A thick photoresist is applied and patterned with the stair-step mask.）。 蚀刻和收缩顺序用于创建一组阶梯。在必须剥离掩模并应用新掩模之前，可以创建大约8个阶梯。64层器件通常需要8个掩模来制造整个阶梯。应用slot 掩模，并向下蚀刻通过堆叠。（A slot mask is applied and etched down through the stack）。 使用湿法蚀刻蚀刻出氮化物层，然后用氧化铝和氮化钛存储单元膜代替，然后用钨填充水平层。将钨蚀刻回slot 中，沉积氧化物，并用钨填充沟槽。可能还有第二个浅slot 。现在应用通孔掩模并蚀刻到阶梯（The via mask is now applied and etched down to the stair steps）。在沟道和slot掩模之前可能需要清除掩模，因为硬掩模和层堆叠难以对准。清除是指在层上蚀刻的大面积正方形，以此来暴露对准目标。