光微影刻蚀扩散薄膜平坦化制成，德州仪器TI半导体集成电路工艺

1. 光刻2. 刻蚀3. 薄膜(化学气相沉积或物理气相沉积）4. 掺杂（热扩散或离子注入）5. 化学机械平坦化CMP使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等组件，再利用薄膜和CMP技术制成导线，如此便完成芯片制作。因产品性能需求及成本考量，导线可分为铝工艺（以溅镀为主）和铜工艺（以电镀为主参见Damascene）。主要的工艺技术可以分为以下几大类：黄光微影、刻蚀、扩散、薄膜、平坦化制成、金属化制成。IC由很多重叠的层组成，每层由影像技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层1. 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。 电容结构，由于尺寸限制，在IC上只能产生很小的电容。更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型组件（如双极性晶体管）消耗的电流少很多，也是现在主流的组件。透过电路的设计，将多颗的晶体管管画在硅晶圆上，就可以画出不同作用的集成电路。随机存取存储器是最常见类型的集成电路，所以密度最高的设备是存储器，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25％，但是对于低产出，大型和/或高成本的设备，可以忽略不计。在2005年，一个制造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。